EPM5192GC-2 vs EPM5192LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192GC-2 par Altera et EPM5192LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192GC-2 EPM5192LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $92,00 $7,95
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Array Blocks 16 (LABs of 16 macrocells each) —
Usable I/O Pins [DATA_NEEDED: exact user I/O count for PGA package] —
Propagation Delay (tPD) 12 ns typical (-2 grade) 45 ns (typical, -2 speed grade)
Counter Frequency 100 MHz minimum —
Supply Voltage (VCC) 5 V nominal —
Technology CMOS EPROM —
Programmable Technology UV-erasable / one-time programmable —
Programming Toolchain Altera MAX+PLUS II —
Package Type Pin Grid Array (PGA), ceramic —
Température de fonctionnement Commercial (0C to +70C) [DATA_NEEDED: commercial/industrial/military grade]
Speed Grade -2 —
Statut RoHS Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Type de montage Through-hole (PGA socket) —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Boîtier — PQCC-84 (PLCC-84, J-lead, surface mount)
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)
Tension d'alimentation — 5 V (typical MAX 5000 family)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis