EPM5192GM-1 vs EPM5192JM Comparaison

Comparaison détaillée côte à côte de EPM5192GM-1 par Altera et EPM5192JM par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192GM-1 EPM5192JM
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,80 $171,00
Family MAX 5000 MAX 5000
Logic Cells 192 —
Propagation Delay (tpd) 55 ns —
Process Technology CMOS —
Programmable Element UV-erasable EPROM —
Boîtier CPGA-84 (Windowed Ceramic PGA) 84-pin Ceramic JLCC with quartz window (J84)
Nombre de broches 84 —
Tension d'alimentation [DATA_NEEDED: VCC nominal] —
Plage de température de fonctionnement [DATA_NEEDED: commercial/industrial/military grade] -55 C to +125 C (military grade, 'M' suffix)
Programmable Macrocells 192 —
User I/O Pins [DATA_NEEDED: user I/O count] —
Type de montage Through-Hole (Pin Grid Array socket) —
RoHS Compliance unknown (legacy ceramic PGA) —
Lead-Free Status unknown —
Programming Interface Altera ByteBlaster / JEDEC bitstream —
Development Tool Altera MAX+PLUS II (legacy) MAX+PLUS II (legacy Altera toolchain)
Device Type — UV-Erasable Programmable Logic Device (EPLD)
Macrocells — 192
Maximum User I/O — 64
Dedicated Inputs — 7
Total Input Channels — 72
Propagation Delay (tPD) — 55 ns
Supply Voltage (VCC) — 4.5 V to 5.5 V (nominal 5 V)
Technology — CMOS, UV-erasable
Logic Architecture — Shared product-term AND/OR, programmable polarity
Programming Method — UV erase + EPROM programmer, JEDEC map
Compliance — MIL-STD-883 processing available on /883B suffix variants

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis