EPM5192JC-1 vs EPM5192JC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192JC-1 par Altera et EPM5192JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-1 EPM5192JC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,40 $22,50
Family MAX 5000 —
Device Type CPLD - Complex Programmable Logic Device —
Technology CMOS, UV-Erasable / OTP —
Macrocells 192 192
Usable Gates 3750 —
Propagation Delay (tPD) 40 ns (speed grade -1) 45 ns
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
User I/O Pins 84 64
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed —
JEDEC Package Code S-CQCC-J84 —
Température de fonctionnement 0 C to +70 C (commercial) —
Configuration Memory UV-EPROM (erasable under UV lamp) —
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) —
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
Dedicated Inputs — 7
External Clock Inputs — 1
Fréquence d'horloge maximale — 40 MHz
Process Technology — CMOS
Boîtier — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Type de montage — Surface Mount
Number of Terminals — 84
Programming Method — UV-erase / EPROM
Plage de température de fonctionnement — [DATA_NEEDED: operating temperature range]
Statut RoHS — [DATA_NEEDED: RoHS compliance]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis