EPM5192JC-1N vs EPM5192JI-1 Comparaison
Comparaison détaillée côte à côte de EPM5192JC-1N par Altera et EPM5192JI-1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JC-1N | EPM5192JI-1 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,85 | $17,40 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD - Complex Programmable Logic Device | CMOS UV-Erasable Programmable Logic Device (PLD / EPLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Usable Gates | 3750 | — |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs (GCLK) | 1 | — |
| Propagation Delay (tPD) | 40 ns | 55 ns |
| Maximum Clock Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.5 V to 5.5 V (nominal 5 V) |
| Technology | CMOS EPROM (UV-erasable) | — |
| Boîtier | 84-pin Ceramic Quad Flat Pack (CQFP) | 84-pin JLCC (Windowed ceramic J-lead) |
| JEDEC Package Code | S-CQCC-J84 | — |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial temperature range] | Industrial, -40 C to +85 C |
| Programming Interface | JTAG / Altera ByteBlaster | — |
| Process Technology | — | CMOS EPROM |
| Configuration Memory | — | UV-erasable EPROM |
| Programming Method | — | External EPROM programmer (via programming hardware) |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance] |
| Speed Grade | — | -1 (slowest grade in EPM5192 family) |
| Logic Element per Macrocell | — | 1 D flip-flop + AND/OR array |