EPM5192JC vs EPM5192GC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192JC par Intel et EPM5192GC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC EPM5192GC-2
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $92,00
Product Type CPLD (Complex Programmable Logic Device) —
Series EPM5192 (Classic / MAX-class) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
Interconnect Architecture Programmable Interconnect Array (PIA) —
Process Technology CMOS EPROM (UV-erasable) —
Boîtier 68-pin PLCC (JC) windowed ceramic —
Type de montage Surface Mount Through-hole (PGA socket)
Programming Method UV-erase + EPROM programmer —
Non-Volatile Configuration Yes (EPROM cell array) —
Logic Family Classic CPLD (EPM5xxx series) —
Température de fonctionnement [DATA_NEEDED: commercial / industrial / military grade] Commercial (0C to +70C)
Tension d'alimentation [DATA_NEEDED: VCC nominal] —
Propagation Delay [DATA_NEEDED: tpd spec by speed grade] —
Statut RoHS [DATA_NEEDED: original Altera marking not RoHS] Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing)
Family — MAX 5000
Logic Array Blocks — 16 (LABs of 16 macrocells each)
Usable I/O Pins — [DATA_NEEDED: exact user I/O count for PGA package]
Propagation Delay (tPD) — 12 ns typical (-2 grade)
Counter Frequency — 100 MHz minimum
Supply Voltage (VCC) — 5 V nominal
Technology — CMOS EPROM
Programmable Technology — UV-erasable / one-time programmable
Programming Toolchain — Altera MAX+PLUS II
Package Type — Pin Grid Array (PGA), ceramic
Speed Grade — -2

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis