EPM5192JI-2 vs EPM5192JC-1 Comparaison
Comparaison détaillée côte à côte de EPM5192JI-2 par Altera et EPM5192JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JI-2 | EPM5192JC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $22,40 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | CPLD - Complex Programmable Logic Device |
| Macrocells | 192 | 192 |
| Usable Gates | 5000 | 3750 |
| Dedicated Inputs | 12 | — |
| Flip-Flops | 192 | — |
| Speed Grade | -2 | — |
| Boîtier | JLCC-68 (J-Lead Ceramic) | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0 C to +70 C (commercial) |
| Programming Technology | UV-Erasable EPROM | — |
| Architecture | Sum-of-products with Programmable Interconnect Array (PIA) | — |
| Tension d'alimentation | 5 V (typical) | — |
| Process Technology | CMOS EPROM | — |
| Type de montage | Surface Mount | — |
| Statut RoHS | Non-compliant (ceramic JLCC, contains lead) | — |
| Statut du cycle de vie | Obsolete (legacy Altera MAX 5000 family) | — |
| Technology | — | CMOS, UV-Erasable / OTP |
| Propagation Delay (tPD) | — | 40 ns (speed grade -1) |
| Maximum Internal Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| User I/O Pins | — | 84 |
| Package Type | — | 84-pin Ceramic Quad Flat Pack (CQFP), windowed |
| JEDEC Package Code | — | S-CQCC-J84 |
| Configuration Memory | — | UV-EPROM (erasable under UV lamp) |
| Programming Interface | — | Altera MAX programming interface (parallel, pre-JTAG for this family) |
| Process | — | CMOS EPROM |
| I/O Standard | — | TTL/CMOS 5 V compatible |