EPM5192JI-2 vs EPM5192LI-1 Comparaison

Comparaison détaillée côte à côte de EPM5192JI-2 par Altera et EPM5192LI-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JI-2 EPM5192LI-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $16,40
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (UV-Erasable/OTP Complex PLD)
Macrocells 192 192
Usable Gates 5000 3,750
Dedicated Inputs 12 —
Flip-Flops 192 —
Speed Grade -2 -1
Boîtier JLCC-68 (J-Lead Ceramic) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: industrial vs military range]
Programming Technology UV-Erasable EPROM —
Architecture Sum-of-products with Programmable Interconnect Array (PIA) EEPROM/EPROM-based, non-volatile, instant-on
Tension d'alimentation 5 V (typical) 5 V
Process Technology CMOS EPROM CMOS EPROM, UV-erasable
Type de montage Surface Mount Surface Mount (JLCC with J-leads)
Statut RoHS Non-compliant (ceramic JLCC, contains lead) [DATA_NEEDED: RoHS status of ceramic LI variant]
Statut du cycle de vie Obsolete (legacy Altera MAX 5000 family) —
Maximum Toggle Frequency — 40 MHz
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Nombre de broches — [DATA_NEEDED: pin count of LI package]
Niveau MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis