EPM5192JM vs EPM5192GM-1 Comparaison

Comparaison détaillée côte à côte de EPM5192JM par Altera et EPM5192GM-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JM EPM5192GM-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $171,00 $27,80
Family MAX 5000 MAX 5000
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 192 —
Maximum User I/O 64 —
Dedicated Inputs 7 —
Total Input Channels 72 —
Propagation Delay (tPD) 55 ns —
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) —
Technology CMOS, UV-erasable —
Boîtier 84-pin Ceramic JLCC with quartz window (J84) CPGA-84 (Windowed Ceramic PGA)
Plage de température de fonctionnement -55 C to +125 C (military grade, 'M' suffix) [DATA_NEEDED: commercial/industrial/military grade]
Logic Architecture Shared product-term AND/OR, programmable polarity —
Programming Method UV erase + EPROM programmer, JEDEC map —
Development Tool MAX+PLUS II (legacy Altera toolchain) Altera MAX+PLUS II (legacy)
Compliance MIL-STD-883 processing available on /883B suffix variants —
Logic Cells — 192
Propagation Delay (tpd) — 55 ns
Process Technology — CMOS
Programmable Element — UV-erasable EPROM
Nombre de broches — 84
Tension d'alimentation — [DATA_NEEDED: VCC nominal]
Programmable Macrocells — 192
User I/O Pins — [DATA_NEEDED: user I/O count]
Type de montage — Through-Hole (Pin Grid Array socket)
RoHS Compliance — unknown (legacy ceramic PGA)
Lead-Free Status — unknown
Programming Interface — Altera ByteBlaster / JEDEC bitstream

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis