EPM5192LC-1 vs EPM5192LC Comparaison

Comparaison détaillée côte à côte de EPM5192LC-1 par Altera et EPM5192LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-1 EPM5192LC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $14,20 $28,40
Family MAX 5000 MAX 7000S
Device Type EPLD / CPLD —
Macrocells 192 192
Logic Gates 3750 (typical usable) —
Dedicated Inputs 7 7
User I/O 64 —
Nombre de broches 84 —
Package Type LDCC (Leaded Ceramic Chip Carrier), plastic windowless —
Propagation Delay 25 ns —
Fréquence d'horloge maximale 50 MHz —
Tension d'alimentation 5 V nominal (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable / OTP EPROM cell —
Température de fonctionnement 0C to +70C (commercial) —
Programmable Memory EPROM (one-time or UV-erasable) —
Speed Grade -1 —
Statut RoHS Non-compliant (ceramic LDCC with Pb-bearing terminations) [DATA_NEEDED: RoHS status]
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Global Clock Inputs — 1
Propagation Delay (tPD) — 55 ns (typical, commercial)
Maximum Clock Frequency (fMAX) — 50 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Process Technology — CMOS, UV-erasable/OTP EPROM configuration
Programmable Interconnect — Programmable Interconnect Array (PIA), fixed delay
Boundary-Scan Support — JTAG IEEE 1149.1
Programming Interface — JTAG (ByteBlaster-compatible)
Operating Temperature (commercial) — 0C to +70C
Boîtier — JLCC-68 (windowed ceramic, LC suffix)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis