EPM5192LC-2N vs EPM5192LC Comparaison

Comparaison détaillée côte à côte de EPM5192LC-2N par Altera et EPM5192LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-2N EPM5192LC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $11,85 $28,40
Family MAX 5000 MAX 7000S
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tension d'alimentation 5 V (typical) —
Programmability UV-erasable EPROM cell —
Type de montage Surface Mount (LC package) Surface Mount
Température de fonctionnement Commercial (0C to +70C) - inferred from speed-grade -2 designation —
Statut RoHS Compliant (per -N lead-free suffix) [DATA_NEEDED: RoHS status]
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) JTAG (ByteBlaster-compatible)
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Inputs — 7
Global Clock Inputs — 1
Propagation Delay (tPD) — 55 ns (typical, commercial)
Maximum Clock Frequency (fMAX) — 50 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Process Technology — CMOS, UV-erasable/OTP EPROM configuration
Programmable Interconnect — Programmable Interconnect Array (PIA), fixed delay
Boundary-Scan Support — JTAG IEEE 1149.1
Operating Temperature (commercial) — 0C to +70C
Boîtier — JLCC-68 (windowed ceramic, LC suffix)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis