EPM5192LC-35 vs EPM5192LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-35 par Altera et EPM5192LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-35 EPM5192LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,25 $7,95
Series MAX 5000 —
Family MAX 5000 CPLD MAX 5000
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 —
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) —
Type de montage Surface Mount —
Logic Voltage 5 V TTL-compatible I/O —
Température de fonctionnement Commercial (0C to +70C) per LC suffix [DATA_NEEDED: commercial/industrial/military grade]
Programming Method Altera legacy programmer (EPROM-based) —
Architecture LAB-based with Programmable Interconnect Array (PIA) —
I/O Standard TTL —
Statut RoHS Non-compliant (ceramic hermetic package) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Statut du cycle de vie Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 192
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns (typical, -2 speed grade)
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Boîtier — PQCC-84 (PLCC-84, J-lead, surface mount)
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)
Tension d'alimentation — 5 V (typical MAX 5000 family)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis