EPM5192LC2 vs EPM5192LC-2N Comparaison

Comparaison détaillée côte à côte de EPM5192LC2 par Intel et EPM5192LC-2N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC2 EPM5192LC-2N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,40 $11,85
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 192 192
User I/O Pins 64 —
Logic Array Blocks (LABs) 12 —
Dedicated Inputs 7 —
External Clock Inputs 1 —
Propagation Delay (tpd) 45 ns (LC-2 speed grade) —
Fréquence d'horloge maximale 50 MHz —
Supply Voltage (VCC) 5 V —
Process Technology CMOS —
Boîtier PQCC-84 (84-pin Plastic J-Lead Chip Carrier) —
Type de montage Surface Mount Surface Mount (LC package)
Température de fonctionnement [DATA_NEEDED: operating temperature range] Commercial (0C to +70C) - inferred from speed-grade -2 designation
Programmable Interconnect Programmable Interconnect Array (PIA) —
Reprogrammability Windowed UV-erasable (ceramic package variants) / One-time programmable (plastic) —
Flip-Flops — 192
Logic Elements — 192 macrocells (PAL/GAL-style AND-OR array)
Package Type — LC (ceramic J-leaded, windowed UV-erasable package family)
Speed Grade — -2 (tPD approximately 25 ns)
Propagation Delay (typical) — 25 ns
Tension d'alimentation — 5 V (typical)
Programmability — UV-erasable EPROM cell
Statut RoHS — Compliant (per -N lead-free suffix)
Lead-Free — Yes (per -N suffix)
Architecture — Programmable Logic Array (PLA) with global PIA
Programming Interface — Altera programming hardware (MAX+PLUS II / ByteBlaster compatible)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis