EPM5192LC84-2 vs EPM5192LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192LC84-2 par Altera et EPM5192LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC84-2 EPM5192LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $7,95
Family MAX 5000 MAX 5000
Device Type EPLD (UV-Erasable / OTP Complex PLD) CPLD (Complex Programmable Logic Device)
Macrocells 192 192
Boîtier 84-pin PLCC (LC) PQCC-84 (PLCC-84, J-lead, surface mount)
Speed Grade -2 —
Tension d'alimentation 5 V (TTL-compatible I/O) 5 V (typical MAX 5000 family)
Technology CMOS, UV-erasable / OTP —
Logic Elements AND-OR array with macrocell flip-flops —
Programming Method Altera legacy programmer (JEDEC bitstream) —
Température de fonctionnement Commercial (0C to +70C) [DATA_NEEDED: commercial/industrial/military grade]
Type de montage Surface Mount —
Statut RoHS Non-compliant (SnPb lead finish typical for this vintage) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Statut du cycle de vie Obsolete (last Altera MAX 5000 production) —
JTAG Support Vendor-specific programming interface (pre-IEEE 1532) —
I/O Standard TTL, 5V CMOS-compatible —
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns (typical, -2 speed grade)
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis