EPM5192LC84-2 vs EPM5192LC-2 Comparação

Comparação detalhada lado a lado de EPM5192LC84-2 por Altera e EPM5192LC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC84-2 EPM5192LC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $7,10 $7,95
Family MAX 5000 MAX 5000
Device Type EPLD (UV-Erasable / OTP Complex PLD) CPLD (Complex Programmable Logic Device)
Macrocells 192 192
Encapsulamento 84-pin PLCC (LC) PQCC-84 (PLCC-84, J-lead, surface mount)
Speed Grade -2 —
Tensão de alimentação 5 V (TTL-compatible I/O) 5 V (typical MAX 5000 family)
Technology CMOS, UV-erasable / OTP —
Logic Elements AND-OR array with macrocell flip-flops —
Programming Method Altera legacy programmer (JEDEC bitstream) —
Temperatura de operação Commercial (0C to +70C) [DATA_NEEDED: commercial/industrial/military grade]
Tipo de montagem Surface Mount —
Status RoHS Non-compliant (SnPb lead finish typical for this vintage) [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS]
Status do ciclo de vida Obsolete (last Altera MAX 5000 production) —
JTAG Support Vendor-specific programming interface (pre-IEEE 1532) —
I/O Standard TTL, 5V CMOS-compatible —
Logic Array Blocks (LABs) — 12
User I/O Pins — 64
Dedicated Input Pins — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns (typical, -2 speed grade)
Maximum Internal Frequency — 50 MHz
Interconnect — Programmable Interconnect Array (PIA)
Process Technology — CMOS
Programming — Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação