EPM5192LC84-2 vs EPM5192LC84-1 Comparaison
Comparaison détaillée côte à côte de EPM5192LC84-2 par Altera et EPM5192LC84-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LC84-2 | EPM5192LC84-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,10 | $21,85 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Boîtier | 84-pin PLCC (LC) | 84-pin PLCC (LC84) |
| Speed Grade | -2 | -1 |
| Tension d'alimentation | 5 V (TTL-compatible I/O) | — |
| Technology | CMOS, UV-erasable / OTP | — |
| Logic Elements | AND-OR array with macrocell flip-flops | — |
| Programming Method | Altera legacy programmer (JEDEC bitstream) | — |
| Température de fonctionnement | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Type de montage | Surface Mount | Surface Mount (J-lead) |
| Statut RoHS | Non-compliant (SnPb lead finish typical for this vintage) | [DATA_NEEDED: not stated in provided data] |
| Statut du cycle de vie | Obsolete (last Altera MAX 5000 production) | — |
| JTAG Support | Vendor-specific programming interface (pre-IEEE 1532) | — |
| I/O Standard | TTL, 5V CMOS-compatible | — |
| Logic Array Blocks (LABs) | — | 16 |
| Usable Gates | — | 7,500 |
| Propagation Delay (tPD) | — | [DATA_NEEDED: tPD ns value] |
| Supply Voltage (VCC) | — | 5 V |
| Program Memory Type | — | UV-EPROM / OTP |
| I/O Count | — | [DATA_NEEDED: I/O pin count] |
| Process Technology | — | CMOS EPROM |