EPM5192LI vs EPM5192LC84-2 Comparaison
Comparaison détaillée côte à côte de EPM5192LI par Altera et EPM5192LC84-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LI | EPM5192LC84-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $7,10 |
| Device Family | MAX 5000 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Usable Gates | 3,750 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Maximum Operating Frequency | 40 MHz | — |
| Propagation Delay (tPD) | 55 ns | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-erasable EPROM | CMOS, UV-erasable / OTP |
| Dedicated Inputs | 7 | — |
| Total Inputs | 72 | — |
| User I/O Pins | 64 | — |
| Boîtier | 84-pin PQCC (J84) | 84-pin PLCC (LC) |
| JEDEC Package Code | S-PQCC-J84 | — |
| Plage de température de fonctionnement | Industrial (-40C to +85C) | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | unknown | Non-compliant (SnPb lead finish typical for this vintage) |
| Family | — | MAX 5000 |
| Speed Grade | — | -2 |
| Tension d'alimentation | — | 5 V (TTL-compatible I/O) |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Température de fonctionnement | — | Commercial (0C to +70C) |
| Statut du cycle de vie | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |