EPM570T100C5 vs EPM570T100A5N Comparaison
Comparaison détaillée côte à côte de EPM570T100C5 par Intel et EPM570T100A5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM570T100C5 | EPM570T100A5N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,10 | $6,72 |
| Series | MAX II | — |
| Family | MAX II CPLD | — |
| Logic Elements | 570 | 570 |
| Macrocells | 440 | 440 |
| Maximum User I/O Pins | 76 | — |
| Propagation Delay (tpd) | 5.4 ns (max) | — |
| Maximum Frequency | 201.1 MHz | — |
| Process Technology | 0.18 µm | — |
| Internal Supply Voltage | 2.5 V / 3.3 V | — |
| I/O Voltage Support | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| User Flash Memory | 8 Kbits | — |
| Boîtier | TQFP-100 (14x14 mm) | 100-pin TQFP |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0°C to 85°C (TJ) | -40 °C to +125 °C (industrial) |
| Programming Interface | JTAG (IEEE 1149.1) ISP | JTAG (IEEE 1149.1) - ISP |
| Statut RoHS | Compliant | Compliant |
| Device Family | — | MAX II |
| User I/O Pins | — | 76 |
| Number of Logic Array Blocks (LABs) | — | 57 |
| Pin-to-Pin Logic Delay (tPD) | — | 5.4 ns |
| Maximum Internal Frequency | — | 304 MHz |
| Core Supply Voltage (VCCINT) | — | 1.8 V (typical) |
| I/O Supply Voltage (VCCIO) | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) |
| User Flash Memory (UFM) | — | 8 Kbits |
| Configuration Memory | — | On-chip non-volatile flash |