EPM7128AETC100-10 vs EPM7128AETC100-10N Comparaison
Comparaison détaillée côte à côte de EPM7128AETC100-10 par Intel et EPM7128AETC100-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM7128AETC100-10N - MAX 7000AE 128-Macrocell CPLD | Intel | TQFP-100
EPM7128AETC100-10N ObsoleteComparaison des spécifications
| Paramètre | EPM7128AETC100-10 | EPM7128AETC100-10N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $13,85 | $9,95 |
| Family | MAX 7000A | MAX 7000AE |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 128 | 128 |
| User I/Os | 84 | 84 |
| Usable Gates | 2.5K | 2500 |
| Logic Array Blocks (LABs) | 8 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | 10 ns |
| Supply Voltage (Core) | 3.3 V | 3.3 V |
| I/O Tolerance | 5.0 V tolerant | 5.0 V tolerant |
| Program Technology | EEPROM (in-system programmable) | — |
| Boîtier | 100-pin TQFP (ET) | TQFP-100 |
| Température de fonctionnement | -40C to +85C (commercial/industrial) | 0C to +70C (commercial) |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Statut RoHS | Compliant | — |
| Statut du cycle de vie | Obsolete (migrate to MAX II or MAX V) | — |
| Series | — | EPM7128AE |
| Logic Array Blocks | — | 16 |
| Speed Grade | — | -10 |
| Maximum Frequency | — | [DATA_NEEDED: maximum toggle frequency] |
| Type de montage | — | Surface Mount |
| Programming | — | JTAG (IEEE 1149.1) ISP / EEPROM |
| Lead-Free / RoHS | — | Yes (N suffix) |
| Process Technology | — | CMOS EEPROM |
| Architecture | — | Multiple Array MatriX (MAX) - 2nd generation |
| PCI Compliance | — | Yes (33 MHz, -10 grade per PCI SIG 2.2) |