EPM7128AETC100-7N vs EPM7128AETI100-7 Comparaison

Comparaison détaillée côte à côte de EPM7128AETC100-7N par Altera et EPM7128AETI100-7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128AETC100-7N EPM7128AETI100-7
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $31,80 $30,10
Family MAX 7000A MAX 7000A
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
Usable Gates 2,500 2,500
Logic Array Blocks (LABs) 4 —
User I/Os 84 84
Propagation Delay (tpd) 7.5 ns —
Counter Frequency (max) 129.9 MHz —
Internal Frequency (max) 250 MHz —
Core Supply Voltage 3.3 V —
Logic Family CMOS —
Nombre de broches 100 —
Boîtier 100-TQFP 100-pin TQFP (1.0 mm pitch, 14 x 14 mm)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0 C to +70 C (Commercial) -40 C to +85 C (Industrial)
Programming Interface JTAG (IEEE 1149.1) / ISP —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm RoHS for non-N suffix]
Process Technology 0.30 µm EEPROM CMOS —
Macrocells — 128
Logic Blocks (LABs) — 8
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Counter Frequency — 129.9 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Bank Supply (VCCIO) — 2.5 V / 3.3 V / 5 V (MultiVolt)
Configuration Memory — EEPROM (non-volatile, in-system programmable)
JTAG Support — Yes (IEEE 1149.1 boundary-scan)
Global Clock Inputs — 4 dedicated
Lead-Free Version (MPN Suffix) — -N suffix denotes lead-free (e.g., EPM7128AETI100-7N)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis