EPM7128AETI100-7N vs EPM7256AETI100-7N Comparaison
Comparaison détaillée côte à côte de EPM7128AETI100-7N par Altera et EPM7256AETI100-7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7128AETI100-7N - MAX 7000A CPLD 128 Macro 84 I/O | Intel/Altera
EPM7128AETI100-7N ObsoleteIntel
EPM7256AETI100-7N - 256-MacroCell MAX 7000A CPLD, 100TQFP | Intel
EPM7256AETI100-7N ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPM7128AETI100-7N | EPM7256AETI100-7N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $28,50 | $34,20 |
| Series | MAX 7000A | — |
| Family | MAX 7000A CPLD | MAX 7000A |
| Macro Cells | 128 | — |
| Number of Usable Gates | 2,500 | — |
| Number of I/O | 84 | — |
| Number of Logic Array Blocks (LABs) | 8 | — |
| Propagation Delay (tPD max) | 7 ns | — |
| Maximum Operating Frequency (fCNT) | 129.9 MHz | — |
| Supply Voltage (VCCINT) | 3.0 V to 3.6 V | — |
| I/O Bank Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (multi-volt I/O) | — |
| Process Technology | CMOS EEPROM | — |
| Boîtier | 100-pin TQFP (14x14 mm) | 100-pin TQFP (TQ100, 14x14 mm, 0.5 mm pitch) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | -40C to +85C (Industrial) | -40C to +85C (Industrial) |
| In-System Programmability | Yes (JTAG IEEE 1149.1) | — |
| Statut RoHS | Compliant | Compliant |
| Device Type | — | CPLD - Complex Programmable Logic Device |
| Macrocells | — | 256 |
| Usable Gates | — | 5,000 |
| Maximum User I/O | — | 84 |
| Logic Elements / Blocks | — | 16 Logic Array Blocks |
| Maximum Operating Frequency | — | 126.6 MHz |
| Propagation Delay (tPD) | — | 7.5 ns |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V |
| Technology | — | CMOS, EEPROM-based configuration |
| Programmability | — | In-system programmable via JTAG (IEEE 1149.1) |
| Niveau MSL | — | 3 (168 hours) |