EPM7128ATC144-10 vs EPM7128AETC144-7N Comparaison
Comparaison détaillée côte à côte de EPM7128ATC144-10 par Altera et EPM7128AETC144-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7128AETC144-7N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel / Altera
EPM7128AETC144-7N ✓ ActifComparaison des spécifications
| Paramètre | EPM7128ATC144-10 | EPM7128AETC144-7N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,10 | $39,82 |
| Manufacturer | Altera (now Intel) | — |
| Series | MAX 7000A | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Programmable Type | EE PLD (EEPROM-based, in-system programmable) | — |
| Macrocells | 128 | — |
| Logic Array Blocks | 4 | — |
| User I/O Pins | 68 | — |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Counter Frequency | 98 MHz | — |
| Supply Voltage - Internal (VCCINT) | 3.0 V to 3.6 V | — |
| I/O Voltage Levels | 5.0 V / 3.3 V / 2.5 V compatible (MultiVolt I/O) | — |
| In-System Programmability | Yes (IEEE Std 1149.1 JTAG) | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Boîtier / Format | 144-TQFP (20 x 20 mm) | — |
| Type de montage | Surface Mount | Surface Mount |
| Architecture | Multiple Array Matrix (MAX), 2nd generation | — |
| Statut RoHS | unknown (legacy Altera device) | Compliant |
| Family | — | MAX 7000A |
| Logic Gates | — | 2500 (2.5K gates) |
| Macro Cells | — | 128 |
| User I/Os | — | 36 (in 144-pin TQFP) |
| Maximum Operating Frequency | — | 129.9 MHz |
| Pin-to-Pin Delay | — | 7.5 ns |
| Propagation Delay (tpd) | — | 7.5 ns |
| Supply Voltage (VCCINT) | — | 3.3 V |
| Process Technology | — | CMOS, EEPROM-based |
| Programmability | — | In-System Programmable (ISP) via JTAG |
| Boundary-Scan Test | — | IEEE Std 1149.1 (JTAG) |
| Boîtier | — | 144-pin TQFP |
| Pin-Compatible With | — | MAX 7000S 5.0V family (144-pin TQFP) |
| Lead-Free | — | Yes |