EPM7128BTC100-10 vs EPM7128STI100-10N Comparaison
Comparaison détaillée côte à côte de EPM7128BTC100-10 par Intel et EPM7128STI100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM7128BTC100-10 - MAX 7000B CPLD, 128 Macrocells, 10ns | Intel
EPM7128BTC100-10 ⚠ Dernier achatAltera
EPM7128STI100-10N - 128-Macrocell CPLD, 10ns, 100-pin TQFP | Altera
EPM7128STI100-10N ObsoleteComparaison des spécifications
| Paramètre | EPM7128BTC100-10 | EPM7128STI100-10N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $11,20 | $9,85 |
| Family | MAX 7000B | MAX 7000S |
| Macrocells | 128 | 128 |
| Usable Gates | 2.5K | 2,500 (up to 5,000 family max) |
| User I/Os | 84 | — |
| Logic Array Blocks (LABs) | 8 (16 macrocells each) | 8 |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Frequency (fCNT) | 125 MHz | — |
| Core Voltage (VCCINT) | 2.5 V | — |
| I/O Voltage (VCCIO) | 3.3 V (5V tolerant inputs) | — |
| Boîtier | TQFP-100 | 100-pin TQFP |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Température de fonctionnement | 0C to +70C (commercial) | -40C to +85C (Industrial) |
| Statut RoHS | Compliant (lead-free) | [DATA_NEEDED: RoHS status] |
| Technology | CMOS EEPROM | — |
| Architecture | — | CMOS EEPROM-based CPLD |
| Maximum User I/O | — | 84 |
| Pin-to-Pin Logic Delay (tPD) | — | 10 ns |
| Maximum Counter Frequency | — | 175.4 MHz |
| Supply Voltage (VCC) | — | 5 V |
| In-System Programmability | — | Yes (JTAG IEEE 1149.1) |
| JTAG Boundary-Scan | — | Yes (BST) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |
| Open-Drain I/O Option | — | Available (per MAX 7000A feature set) |