EPM7128SQC100-10N vs EPM7128SQC100-7F Comparaison

Comparaison détaillée côte à côte de EPM7128SQC100-10N par Altera et EPM7128SQC100-7F par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128SQC100-10N EPM7128SQC100-7F
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $14,95 $9,75
Family MAX 7000 MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 128 —
Usable Gates 2,500 —
Logic Array Blocks (LABs) 8 (16 macro cells each) —
User I/O Pins 84 —
Propagation Delay (tPD) 10 ns —
Maximum Frequency 100 MHz —
Supply Voltage (VCCINT) 5 V (4.75 V to 5.25 V) 4.75 V to 5.25 V (5 V nominal)
I/O Voltage Tolerance 3.3 V or 5 V (MultiVolt interface) —
Boîtier 100-pin PQFP (BQFP) 100-pin PQFP (SQC100), surface-mount
Configuration Memory EEPROM (non-volatile) —
Programming Interface JTAG (IEEE Std 1149.1), 4-pin —
Température de fonctionnement -40C to +85C (industrial) 0 °C to 70 °C (Commercial)
Type de montage Surface Mount Surface Mount
Lead-Free / RoHS Status Lead-free (N suffix) —
Architecture Generation Second-generation MAX —
Logic Elements / Blocks — 8 LABs
Number of Macrocells — 128
Number of Usable Gates — 2,500
Maximum Operating Frequency — 125 MHz
Pin-to-Pin Delay (tPD) — 7.5 ns
Number of User I/O — 84
Programmable Type — In-System Programmable (ISP), EEPROM
JTAG Boundary-Scan — Yes (IEEE 1149.1 BST)
Open-Drain Output Option — Yes
Lead-Free (Pb-Free) — Yes (matte-tin, '-F' suffix)
Statut RoHS — [DATA_NEEDED: confirmed from manufacturer]
Type de mémoire — Non-volatile (EEPROM configuration)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis