EPM7128SQC100-7F vs EPM7128SQC100-10F Comparaison

Comparaison détaillée côte à côte de EPM7128SQC100-7F par Altera et EPM7128SQC100-10F par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128SQC100-7F EPM7128SQC100-10F
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $4,95
Family MAX 7000S MAX 7000S
Logic Elements / Blocks 8 LABs —
Number of Macrocells 128 —
Number of Usable Gates 2,500 —
Maximum Operating Frequency 125 MHz —
Pin-to-Pin Delay (tPD) 7.5 ns 10 ns
Number of User I/O 84 —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5 V nominal) 5 V
Programmable Type In-System Programmable (ISP), EEPROM —
JTAG Boundary-Scan Yes (IEEE 1149.1 BST) —
Open-Drain Output Option Yes —
Température de fonctionnement 0 °C to 70 °C (Commercial) 0C to +70C (commercial)
Boîtier 100-pin PQFP (SQC100), surface-mount 100-pin PQFP (Plastic Quad Flat Pack)
Type de montage Surface Mount Surface Mount
Lead-Free (Pb-Free) Yes (matte-tin, '-F' suffix) —
Statut RoHS [DATA_NEEDED: confirmed from manufacturer] Compliant (F suffix variant)
Type de mémoire Non-volatile (EEPROM configuration) —
Product Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 2,500
Macrocells — 128
Logic Array Blocks (LABs) — 8
User I/Os — 84
Maximum Counter Frequency — 100 MHz
Process Technology — CMOS EEPROM
Programmability — In-System Programmable (ISP) via JTAG (IEEE 1149.1)
Lead-Free (F suffix) — Yes (Pb-free finish)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis