EPM7128STC100-10 vs EPM7128STC100-6 Comparaison

Comparaison détaillée côte à côte de EPM7128STC100-10 par Altera et EPM7128STC100-6 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128STC100-10 EPM7128STC100-6
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $5,20
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 128 —
Usable Gates 2,500 —
User I/Os 84 —
Logic Array Blocks 8 (16 macrocells per LAB) —
Propagation Delay (tPD) 10 ns —
Internal Counter Frequency (fCNT) 100 MHz —
Logic Family CMOS —
Supply Voltage (VCCINT) 5 V —
MultiVolt I/O Voltage 3.3 V / 5 V —
Boîtier TQFP-100 (C100) 100-pin TQFP (STC100)
Nombre de broches 100 —
Type de montage Surface Mount Surface Mount
Programmability In-System Programmable (JTAG, IEEE 1149.1), EEPROM —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Statut RoHS [DATA_NEEDED: RoHS compliance status not in provided data] —
Macrocells — 128
Equivalent Gates — 2,500
User I/O Pins — 84
Pin-to-Pin Delay (tPD) — 6 ns
Maximum Internal Frequency (fCNT) — 147.1 MHz
Supply Voltage (VCCINT / VCCIO) — 5 V
Programming Interface — JTAG (IEEE Std. 1149.1) / ISP
PCI Compliance — 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades)
Lead Pitch — 1.0 mm (TQFP)
Lead-Free / RoHS — Contains lead (non-RoHS original; -6N variant is lead-free)
Configuration Memory — On-chip EEPROM (non-volatile)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis