EPM7160SLC84-10N vs EPM7160SLC84-15 Comparaison

Comparaison détaillée côte à côte de EPM7160SLC84-10N par Intel et EPM7160SLC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SLC84-10N EPM7160SLC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $10,80
Family MAX 7000S MAX 7000
Logic Elements / Macrocells 160 macrocells —
Usable Gates 3,200 gates 3,200
Logic Array Blocks (LABs) 4 —
User I/O Pins 64 (also reported as 60 or 36 depending on variant) —
Pin-to-Pin Delay (tPD) 10 ns —
Counter Speed (fCNT) up to 175.4 MHz —
Maximum Operating Frequency 100 MHz —
Supply Voltage - Core (VCC) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programming Yes, via IEEE Std. 1149.1 JTAG —
Program / Erase Cycles 100 minimum —
Data Retention 20 years minimum —
Boîtier 84-pin PLCC (J-lead, surface mount) —
Operating Temperature Grade Commercial (0C to +70C) —
Lead-Free / RoHS Yes (-N suffix indicates lead-free) —
Type de montage Surface Mount Surface Mount (PLCC socket or direct solder)
Macrocells — 160
Maximum Propagation Delay — 15 ns
Maximum User I/O Pins — 64
Supply Voltage (VCCINT/VCIO) — 4.75 V to 5.25 V (5 V nominal)
I/O Logic Level — Configurable 3.3 V or 5 V
Technology — CMOS, EEPROM configuration
Package Type — PLCC-84 (PQCC84, JEDEC S-PQCC-J84)
Terminal Pitch — 1.270 mm
Température de fonctionnement — 0 C to 70 C
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Statut RoHS — Not RoHS compliant (contains lead, SnPb finish typical)
Lifecycle — Obsolete / last-time-buy (per Altera/Intel PDN)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis