EPM7160SLI84-10 vs EPM7160SLC84-15 Comparaison

Comparaison détaillée côte à côte de EPM7160SLI84-10 par Intel et EPM7160SLC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SLI84-10 EPM7160SLC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $10,80
Series MAX 7000S —
Family CPLD - Complex Programmable Logic Device MAX 7000
Usable Gates 3,200 3,200
Macrocells 160 160
Logic Elements 160 —
User I/O Pins 64 —
Propagation Delay (tpd) 10 ns —
Internal Counter Frequency 167 MHz —
Operating Frequency (max) 100 MHz —
Tension d'alimentation 5.0 V —
Technology CMOS, EEPROM-based CMOS, EEPROM configuration
Boîtier 84-pin PLCC (LCC-84) —
Type de montage Surface Mount / Through-Hole (socket) Surface Mount (PLCC socket or direct solder)
Température de fonctionnement 0C to +70C (Commercial) 0 C to 70 C
Programmability In-System (JTAG IEEE 1149.1) + EEPROM —
MultiVolt I/O Yes (2.5V / 3.3V / 5V) —
I/O Standards LVTTL, LVCMOS, TTL, CMOS —
Statut RoHS [DATA_NEEDED: RoHS status] Not RoHS compliant (contains lead, SnPb finish typical)
Maximum Propagation Delay — 15 ns
Maximum User I/O Pins — 64
Supply Voltage (VCCINT/VCIO) — 4.75 V to 5.25 V (5 V nominal)
I/O Logic Level — Configurable 3.3 V or 5 V
Package Type — PLCC-84 (PQCC84, JEDEC S-PQCC-J84)
Terminal Pitch — 1.270 mm
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Lifecycle — Obsolete / last-time-buy (per Altera/Intel PDN)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis