EPM7160SQC160-6 vs EPM7160SQC160-10N Comparaison

Comparaison détaillée côte à côte de EPM7160SQC160-6 par Altera et EPM7160SQC160-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SQC160-6 EPM7160SQC160-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,45 $8,10
Series MAX 7000S —
Product Type CPLD (Complex Programmable Logic Device) —
Programmable Type In System Programmable (ISP), EEPROM-based —
Number of Macrocells 160 —
Number of Logic Elements/Blocks 10 LABs (Logic Array Blocks) —
Number of Usable Gates 3,200 —
Number of I/O Pins 104 —
Propagation Delay (tpd) 6 ns (max, pin-to-pin) —
Maximum Internal Frequency 167 MHz 167 MHz
Supply Voltage (VCCINT) 4.75 V to 5.25 V (nominal 5 V) 5.0 V
Logic Family CMOS, TTL-compatible I/O —
Température de fonctionnement 0 C to 70 C (commercial) 0 C to 70 C (Commercial)
Program/Erase Endurance 100 cycles (EEPROM) —
JTAG / Boundary Scan IEEE Std 1149.1 compliant —
Boîtier 160-pin PQFP (Plastic Quad Flat Pack), 28x28 mm body PQFP-160 (SQC) 31.2 x 31.2 mm
Type de montage Surface Mount Surface Mount
Dedicated Input Pins 4 (GCLK1, GCLRn, OE1, OE2/GCLK2) —
Family — MAX 7000S
Macro Cells — 160
Usable Gates — 3,200
Logic Elements / Blocks — 10 Logic Array Blocks (LABs)
User I/O Pins — 104
Pin-to-Pin Delay (tPD) — 10 ns
Counter Speed (fCNT) — 100 MHz
In-System Programmability — Yes (JTAG IEEE 1149.1)
Statut RoHS — Non-Compliant (Pb-bearing PQFP)
Memory Technology — EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis