EPM7160SQC160-7 vs EPM7160SQC160-10 Comparaison

Comparaison détaillée côte à côte de EPM7160SQC160-7 par Altera et EPM7160SQC160-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SQC160-7 EPM7160SQC160-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $12,20
Family MAX 7000S MAX 7000S
Macrocells 160 —
Logic Array Blocks (LABs) 10 10
Usable System Gates 3,200 —
Product Terms per Macrocell 32 —
Maximum User I/Os 104 —
Global Clocks 2 —
Speed Grade -7 (7.5 ns pin-to-pin) —
Maximum Propagation Delay (tPD) 7.5 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5.0 V nominal) 5.0 V
Program Memory Type EEPROM (in-system programmable) —
Température de fonctionnement 0 °C to 70 °C (commercial) 0 C to +70 C (commercial)
Boîtier 160-pin PQFP (BQFP, 28x28 mm) PQFP-160 (SQC160)
Type de montage Surface Mount Surface Mount
JTAG (IEEE 1149.1) Yes (ISP via JTAG) —
PCI Compliance PCI Local Bus Specification Revision 2.2 —
Statut RoHS Not Compliant (per Arrow listing) unknown
Part Status Obsolete —
Macro Cells — 160
Logic Elements / Gates — 3,200 usable gates
User I/Os — 104
Maximum Operating Frequency — 100 MHz
Pin-to-Pin Propagation Delay (tPD) — 10 ns
I/O Voltage Tolerance — 5.0 V
Programming Technology — EEPROM, in-system programmable
JTAG Support — IEEE 1149.1 (boundary-scan + ISP)
Logic Family — CMOS
Process Technology — CMOS, EEPROM-based
Lead-Free — unknown

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis