EPM7160STC100-6N vs EPM7160STC100-10 Comparaison

Comparaison détaillée côte à côte de EPM7160STC100-6N par Altera et EPM7160STC100-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160STC100-6N EPM7160STC100-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $14,20 $15,90
Family MAX 7000S MAX 7000S
Logic Type CPLD (Complex Programmable Logic Device) —
Macro Cells 160 160
User I/Os 84 84
Gates (typical) 3,200 —
Propagation Delay (tPD) 6 ns —
Internal Frequency 149.3 MHz (max) —
Tension d'alimentation 5 V —
Program Memory Type EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes (IEEE 1149.1 JTAG)
Boîtier TQFP-100 (T100) 100-pin TQFP
Package Code LFQFP, S Gull-Wing —
Température de fonctionnement 0 °C to +70 °C (Commercial) 0 C to +70 C (commercial)
Logic Family CMOS —
I/O Banks [DATA_NEEDED: I/O bank count] —
Statut RoHS [DATA_NEEDED: RoHS compliance] Non-RoHS (legacy Altera part; -10N variant is RoHS)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 3,200
Logic Elements — 160 macrocells / 10 Logic Array Blocks
Supply Voltage (VCC) — 5.0 V (4.75 V - 5.25 V)
Propagation Delay (tPD1) — 10 ns
Global Clock Setup Time — 6 ns
Internal Counter Frequency — 100 MHz
Technology — CMOS, EEPROM-based
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis