EPM7192SQI160-10N vs EPM7192SQC160-7N Comparaison
Comparaison détaillée côte à côte de EPM7192SQI160-10N par Intel et EPM7192SQC160-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7192SQC160-7N - MAX 7000S 192-Macro CPLD, 7.5ns, PQFP-160 | Altera
EPM7192SQC160-7N ObsoleteComparaison des spécifications
| Paramètre | EPM7192SQI160-10N | EPM7192SQC160-7N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $35,90 | $9,60 |
| Series | MAX 7000S | — |
| Family | MAX 7000 | MAX 7000S |
| Architecture | Second-generation MAX (CMOS, EEPROM) | — |
| Logic Elements / Macrocells | 192 macrocells | — |
| Usable Gates | 3.75K (typical) | 3,750 |
| User I/Os | 124 | 124 |
| Nombre de broches | 160 | 160 |
| Boîtier | PQFP-160 (QFP-160, plastic) | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Internal Frequency | 167 MHz | — |
| Supply Voltage (VCCINT) | 5.0 V | 5.0 V |
| Supply Voltage (VCCIO) | 5.0 V | — |
| In-System Programmability | Yes (5V ISP, JTAG) | — |
| Boundary-Scan Support | IEEE 1149.1 (JTAG) | — |
| Température de fonctionnement | 0C to +70C (industrial, 'N' suffix) | 0 C to 70 C (Commercial) |
| Type de montage | Surface Mount | Surface Mount |
| Technology | 5V CMOS, EEPROM configuration memory | — |
| Logic Family | CMOS | CMOS |
| Propagation Delay | 7.5 ns to 10 ns (speed grade dependent) | — |
| Statut RoHS | Compliant (per lead-free PQFP package marking) | Compliant (Pb-free terminal finish) |
| Macro Cells | — | 192 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Internal Counter Frequency | — | 167 MHz |
| Package Type | — | PQFP (Plastic Quad Flat Pack) |
| I/O Voltage (VCCIO) | — | 3.3 V / 5.0 V selectable |
| Programmability | — | EEPROM, In-System (JTAG ISP) |
| JTAG Support | — | IEEE 1149.1 Boundary Scan |
| Lead-Free (Pb-Free) | — | Yes (N suffix) |