EPM7256AETC100-10N vs EPM7256AEFI100-7 Comparaison

Comparaison détaillée côte à côte de EPM7256AETC100-10N par Altera et EPM7256AEFI100-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256AETC100-10N EPM7256AEFI100-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $13,10 $65,40
Family MAX 7000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 256 —
Usable Gates 5,000 —
Maximum User I/Os 84 —
Logic Elements / LABs 16 Logic Array Blocks —
Pin-to-Pin Logic Delay 10 ns —
Maximum Operating Frequency 125 MHz 126.6 MHz
Supply Voltage (Core) 3.3 V —
MultiVolt I/O Support 2.5 V / 3.3 V / 5.0 V 2.5 V / 3.3 V / 5.0 V
Programmability EEPROM, in-system via JTAG (IEEE 1149.1) In-system programmable (ISP) via JTAG
Boîtier 100-pin TQFP 100-ball FBGA (FineLine BGA), 11x11 mm
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: explicit grade from datasheet] —
Process Technology 0.30 µm EEPROM —
Dedicated Inputs 4 (global clock / clear / OE) —
Statut RoHS [DATA_NEEDED: not confirmed in provided data] Not Compliant (per Arrow listing)
Lead-Free / Pb-Free [DATA_NEEDED: not confirmed in provided data] —
Logic Family — MAX 7000A
Number of Macrocells — 256
Number of Usable Gates — 5K
Number of User I/O — 84
Pin-to-Pin Delay (Speed Grade) — 7.5 ns
Core Supply Voltage — 3.3 V
Operating Temperature Range (Industrial) — -40 C to +85 C
JTAG / Boundary Scan — IEEE 1149.1 compliant

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis