EPM7256AETC100-5N vs EPM7256AEFC100-7 Comparaison
Comparaison détaillée côte à côte de EPM7256AETC100-5N par Altera et EPM7256AEFC100-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM7256AETC100-5N | EPM7256AEFC100-7 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $15,20 |
| Family | MAX 7000A | MAX 7000A |
| Series | MAX 7000AE | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 256 | 256 |
| Usable Gates | 5000 (range 600 to 10000) | 5,000 |
| User I/Os | 84 | 84 |
| Logic Array Blocks (LABs) | 16 | — |
| Pin-to-Pin Delay (tPD) | 5.0 ns | — |
| Counter Frequency (fCNT) | up to 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| MultiVolt I/O Support | 2.5 V / 3.3 V / 5.0 V | — |
| Boîtier | TQFP-100 (1.0 mm pitch, 14x14 mm) | 100-pin FBGA (11x11 mm) |
| Type de montage | Surface Mount | Surface Mount (FBGA) |
| Température de fonctionnement | 0C to +70C (Commercial) | 0C to +90C (commercial) |
| Program Memory | Internal EEPROM | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Statut RoHS | Compliant (lead-free) | [DATA_NEEDED: rohs status] |
| Niveau MSL | 3 (168 hours) | [DATA_NEEDED: msl level] |
| Process Technology | CMOS, EEPROM-based | — |
| Security Bit | Programmable | — |
| Logic Array Blocks | — | 16 |
| Nombre de broches | — | 100 |
| Supply Voltage - VCCINT | — | 3.0 V to 3.6 V |
| Supply Voltage - VCCIO | — | 2.5 V, 3.3 V, or 5 V (MultiVolt) |
| Propagation Delay (tPD) | — | 7.5 ns |
| Internal Toggle Rate | — | 250 MHz |
| Maximum Operating Frequency | — | 126.6 MHz |
| Programmable Type | — | In-System Programmable (EEPROM) |
| Programming Interface | — | IEEE 1149.1 JTAG |