EPM7256EGC192-12EM vs EPM7256EGC192-12 Comparaison
Comparaison détaillée côte à côte de EPM7256EGC192-12EM par Intel et EPM7256EGC192-12 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM7256EGC192-12EM - MAX 7000 CPLD 256 Macro 12ns 192-Pin PGA | Intel / Altera
EPM7256EGC192-12EM ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPM7256EGC192-12EM | EPM7256EGC192-12 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $58,00 | $17,85 |
| Family | MAX 7000 | MAX 7000 |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macrocells | 256 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 5,000 | 5,000 |
| User I/Os | 164 | — |
| Maximum Operating Frequency | 90.9 MHz | 90.9 MHz |
| Pin-to-Pin Propagation Delay (tPD) | 12 ns | — |
| Supply Voltage (VCCINT) | 5 V | 4.75 V to 5.25 V (5 V nominal) |
| I/O Voltage (MultiVolt) | 3.3 V or 5 V | — |
| Process Technology | EEPROM (non-volatile) | — |
| Programmability | In-System Programmable via JTAG (IEEE 1149.1) | — |
| Boîtier | 192-pin CPGA (Ceramic Pin Grid Array) | 192-pin CPGA (Ceramic Pin Grid Array) |
| Speed Grade | -12 | — |
| Plage de température de fonctionnement | [DATA_NEEDED: commercial or industrial temp grade] | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliant or non-compliant] | Compliant |
| Device Logic Cells | — | 256 macrocells |
| Propagation Delay (tPD) | — | 12 ns |
| User I/O Pins | — | 164 |
| Type de montage | — | Through Hole (PGA socket) |
| Technology | — | CMOS, EEPROM-based |
| Température de fonctionnement | — | 0C to +70C (commercial) |
| Programmable Interface | — | JTAG (IEEE 1149.1) / ISP |
| Logic Blocks (LABs) | — | 16 |
| Macrocells per LAB | — | 16 |
| Lead-Free | — | Yes |
| JEDEC Package Code | — | S-CPGA-P192 |