EPM7256EGI192-15 vs EPM7256EGC192-12 Comparaison
Comparaison détaillée côte à côte de EPM7256EGI192-15 par Altera et EPM7256EGC192-12 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM7256EGI192-15 | EPM7256EGC192-12 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $52,00 | $17,85 |
| Family | MAX 7000 | MAX 7000 |
| Series | MAX 7000E | — |
| Macro Cells | 256 | — |
| Usable Gates | 5,000 | 5,000 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum Operating Frequency | 76.9 MHz | 90.9 MHz |
| Pin-to-Pin Delay (tPD) | 15 ns | — |
| Supply Voltage (VCCINT) | 5 V | 4.75 V to 5.25 V (5 V nominal) |
| User I/O Pins | 192 | 164 |
| Dedicated Input Pins | 12 | — |
| Programmable Power Mode | Yes (per-macrocell) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Configuration Memory | EEPROM (non-volatile) | — |
| Boîtier | 192-pin CPGA (Ceramic Pin Grid Array) | 192-pin CPGA (Ceramic Pin Grid Array) |
| Operating Temperature Grade | Industrial (-40C to +85C) | — |
| Statut RoHS | Non-compliant (ceramic CPGA, contains lead) | Compliant |
| Type de montage | Through-Hole (Socket) | Through Hole (PGA socket) |
| Device Logic Cells | — | 256 macrocells |
| Propagation Delay (tPD) | — | 12 ns |
| Technology | — | CMOS, EEPROM-based |
| Température de fonctionnement | — | 0C to +70C (commercial) |
| Programmable Interface | — | JTAG (IEEE 1149.1) / ISP |
| Logic Blocks (LABs) | — | 16 |
| Macrocells per LAB | — | 16 |
| Lead-Free | — | Yes |
| JEDEC Package Code | — | S-CPGA-P192 |