EPM7256SQC208-15N vs EPM7256SQI208-10 Comparaison

Comparaison détaillée côte à côte de EPM7256SQC208-15N par Altera et EPM7256SQI208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256SQC208-15N EPM7256SQI208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,40
Series MAX 7000S —
Macrocells 256 256
User I/O Pins 164 —
Pin-to-Pin Delay 15 ns (speed grade -15) —
Tension d'alimentation 5 V —
Boîtier 208-pin PQFP 208-pin PQFP (QFP208)
Type de montage Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
JTAG Interface IEEE 1149.1 boundary-scan —
In-System Programmability Yes (ISP) —
Température de fonctionnement [DATA_NEEDED: operating temperature range] —
Statut RoHS Lead free / RoHS Compliant [DATA_NEEDED: RoHS status]
Logic Array Blocks 16 macrocells per LAB 16
Interconnect Programmable Interconnect Array (PIA) —
Speed Grade -15 —
Product Category CPLD - Complex Programmable Logic Devices —
Manufacturer Altera (Intel Programmable Solutions Group) —
Device Family — MAX 7000 (EPM7256)
Usable Gates — 5000
Maximum User I/O Pins — 164
Propagation Delay (tPD) — 10 ns
Supply Voltage Range — 4.5 V to 5.5 V
Technology — CMOS EEPROM
In-System Programmable — Yes (IEEE 1149.1 JTAG)
Package Body Material — Plastic/Epoxy
Terminal Form — Gull Wing
Plage de température de fonctionnement — -40 C to +85 C (Industrial)
JESD-30 Package Code — S-PQFP-G208
JESD-609 Terminal Finish Code — E3

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis