EPM7256SQC208-7N vs EPM7256SQI208-10 Comparaison

Comparaison détaillée côte à côte de EPM7256SQC208-7N par Altera et EPM7256SQI208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256SQC208-7N EPM7256SQI208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $0,40
Family MAX 7000S —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 256 256
Usable Gates 5,000 5000
Logic Array Blocks (LABs) 16 —
User I/O Pins 164 —
Speed Grade -7 (7.5 ns pin-to-pin) —
Maximum Frequency 128.2 MHz —
Supply Voltage (VCC) 5 V —
Technology CMOS EEPROM CMOS EEPROM
Configuration Memory Non-volatile EEPROM (no external config needed) EEPROM (non-volatile)
Boîtier 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (QFP208)
Type de montage Surface Mount Surface Mount
Température de fonctionnement Commercial (0C to +70C) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP capable) —
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Statut RoHS Compliant (N suffix = lead-free) [DATA_NEEDED: RoHS status]
Pin-to-Pin Delay (tPD) 7.5 ns —
Open-Drain Output Optional per I/O pin —
Device Family — MAX 7000 (EPM7256)
Logic Array Blocks — 16
Maximum User I/O Pins — 164
Propagation Delay (tPD) — 10 ns
Supply Voltage Range — 4.5 V to 5.5 V
In-System Programmable — Yes (IEEE 1149.1 JTAG)
Package Body Material — Plastic/Epoxy
Terminal Form — Gull Wing
Plage de température de fonctionnement — -40 C to +85 C (Industrial)
JESD-30 Package Code — S-PQFP-G208
JESD-609 Terminal Finish Code — E3

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis