EPM7256SRC208-10 vs EPM7256SRC208-15N Comparaison

Comparaison détaillée côte à côte de EPM7256SRC208-10 par Intel et EPM7256SRC208-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM7256SRC208-15N EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N Obsolete

Comparaison des spécifications

Paramètre EPM7256SRC208-10 EPM7256SRC208-15N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $27,20
Family MAX 7000S —
Device Type CPLD (Complex Programmable Logic Device) —
Number of Macrocells 256 —
Number of Logic Array Blocks (LABs) 16 —
Number of Gates 5000 —
Number of User I/O Pins 164 —
Maximum Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Programmable Type In System Programmable (ISP, JTAG) —
Configuration Technology EEPROM —
Boîtier 208-pin RQFP (BFQFP) exposed pad, 28x28 mm 208-pin RQFP (PowerQuad Flat Pack)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +70C (TA, commercial) 0C to +70C (commercial)
Terminal Form Gull Wing —
Package Shape Square —
Product Status Obsolete —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant (N suffix)
Series — MAX 7000S
Macrocells — 256
Usable Gates — 5,000
User I/O Pins — 164
Logic Array Blocks (LABs) — 16
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Counter Frequency — 76.9 MHz
Tension d'alimentation — 5 V
Configuration Memory — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
I/O Standard — 5 V TTL/CMOS compatible
Lead Free — Yes (N suffix)
Niveau MSL — [DATA_NEEDED: MSL level]
Number of Terminals — 208

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis