EPM9320ALC84-10 vs EPM9320ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM9320ALC84-10 par Intel et EPM9320ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320ALC84-10 EPM9320ALC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,80 $9,95
Family MAX 9000 MAX 9000 CPLD
Device EPM9320 —
Macrocells 320 320
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 52 —
Dedicated Inputs 16 —
Speed Grade -10 (10 ns pin-to-pin delay) —
Pin-to-Pin Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 5.0 V —
In-System Programmability 5.0 V ISP via IEEE 1149.1 JTAG —
Technology CMOS EEPROM-based, third-generation MAX CMOS, EEPROM-based configuration
PCI Compliance PCI Local Bus Specification Rev. 2.2 (speed grade -10) —
Boîtier 84-pin PLCC (J-Lead) 84-pin PLCC (S-PQCC-J84, J-lead)
Température de fonctionnement [DATA_NEEDED: commercial/industrial grade] -40C to +85C (industrial)
Type de montage Surface Mount / Through-Hole (PLCC socket) Through-hole / socket
Statut RoHS [DATA_NEEDED] [DATA_NEEDED: rohs status]
Non-Volatile Configuration Yes (EEPROM cell, powers up in known state) —
Architecture MAX (Multiple Array MatriX) with FastTrack Interconnect —
Usable Gates — 6000
Propagation Delay (tPD) — 16 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
User I/O — 56
Programming Interface — JTAG (IEEE 1149.1) / ISP
Niveau de sensibilité à l'humidité (MSL) — MSL-3 (168 hours per fpgalink.com)
Lead-Free / Halogen-Free — [DATA_NEEDED: lead free status]
RoHS3 Compliance — ROHS3 Compliant (per fpgalink.com listing)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis