EPM9320ALC84-20 vs EPM9320ALI84-10N Comparaison
Comparaison détaillée côte à côte de EPM9320ALC84-20 par Altera et EPM9320ALI84-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ALC84-20 | EPM9320ALI84-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,50 | $21,95 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 16 | 20 |
| Maximum User I/Os | 212 | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| Boîtier | PLCC-84 | 84-pin PLCC (J-lead, 1.270 mm pitch) |
| Process Technology | 0.5 µm CMOS EEPROM | CMOS EEPROM |
| Tension d'alimentation | 5.0 V | — |
| Programmability | In-system via IEEE 1149.1 JTAG | — |
| Température de fonctionnement | [DATA_NEEDED: commercial or industrial grade] | -40C to +85C (industrial) |
| Type de montage | Surface Mount (PLCC socket compatible) | Surface Mount (PLCC socket compatible) |
| Configuration Memory | Non-volatile EEPROM | EEPROM, non-volatile |
| Boundary Scan | JTAG IEEE 1149.1 | — |
| Design Software | MAX+PLUS II / Quartus II (legacy) | — |
| Statut RoHS | [DATA_NEEDED: per Altera datasheet] | — |
| Architecture | — | MAX (Multiple Array MatriX), 3rd generation |
| Usable Gates | — | 6,000 to 12,000 |
| User I/O Pins | — | 56 |
| Pin-to-Pin Delay | — | 10 ns |
| Maximum Counter Frequency | — | 144.9 MHz |
| VCCINT (Core Supply) | — | 5.0 V |
| VCCIO (I/O Supply) | — | 3.3 V or 5.0 V |
| Input Logic Levels | — | TTL-compatible (at 5.0 V VCCINT) |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG) |