EPM9320ALC84-20 vs EPM9320LI84-20 Comparaison
Comparaison détaillée côte à côte de EPM9320ALC84-20 par Altera et EPM9320LI84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ALC84-20 | EPM9320LI84-20 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,50 | $12,80 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/Os | 212 | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| Boîtier | PLCC-84 | 84-PLCC (J-Lead, plastic LCC) |
| Process Technology | 0.5 µm CMOS EEPROM | High-performance CMOS EEPROM |
| Tension d'alimentation | 5.0 V | 5.0 V |
| Programmability | In-system via IEEE 1149.1 JTAG | — |
| Température de fonctionnement | [DATA_NEEDED: commercial or industrial grade] | -40 C to +85 C (industrial) |
| Type de montage | Surface Mount (PLCC socket compatible) | Surface Mount (PLCC socket-compatible) |
| Configuration Memory | Non-volatile EEPROM | — |
| Boundary Scan | JTAG IEEE 1149.1 | — |
| Design Software | MAX+PLUS II / Quartus II (legacy) | — |
| Statut RoHS | [DATA_NEEDED: per Altera datasheet] | [DATA_NEEDED: RoHS compliance] |
| Manufacturer | — | Altera (acquired by Intel) |
| User I/Os | — | 60 |
| Propagation Delay (tPD) | — | 20 ns |
| Internal Frequency | — | 118 MHz |
| Logic Family | — | CMOS, EEPROM-based |
| Architecture | — | Multiple Array MatriX (MAX) - third generation |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |