EPM9320ALI84-10N vs EPM9320ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM9320ALI84-10N par Altera et EPM9320ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320ALI84-10N EPM9320ALC84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,95 $9,95
Family MAX 9000 MAX 9000 CPLD
Device Type CPLD (Complex Programmable Logic Device) —
Architecture MAX (Multiple Array MatriX), 3rd generation —
Process Technology CMOS EEPROM —
Usable Gates 6,000 to 12,000 6000
Macrocells 320 320
Logic Array Blocks (LABs) 20 16
User I/O Pins 56 —
Pin-to-Pin Delay 10 ns —
Maximum Counter Frequency 144.9 MHz —
VCCINT (Core Supply) 5.0 V —
VCCIO (I/O Supply) 3.3 V or 5.0 V —
Input Logic Levels TTL-compatible (at 5.0 V VCCINT) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) —
Boîtier 84-pin PLCC (J-lead, 1.270 mm pitch) 84-pin PLCC (S-PQCC-J84, J-lead)
Type de montage Surface Mount (PLCC socket compatible) Through-hole / socket
Température de fonctionnement -40C to +85C (industrial) -40C to +85C (industrial)
Configuration Memory EEPROM, non-volatile —
Propagation Delay (tPD) — 16 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
User I/O — 56
Technology — CMOS, EEPROM-based configuration
Programming Interface — JTAG (IEEE 1149.1) / ISP
Statut RoHS — [DATA_NEEDED: rohs status]
Niveau de sensibilité à l'humidité (MSL) — MSL-3 (168 hours per fpgalink.com)
Lead-Free / Halogen-Free — [DATA_NEEDED: lead free status]
RoHS3 Compliance — ROHS3 Compliant (per fpgalink.com listing)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis