EPM9320ALI84-10N vs EPM9320LC84-20N Comparaison

Comparaison détaillée côte à côte de EPM9320ALI84-10N par Altera et EPM9320LC84-20N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320ALI84-10N EPM9320LC84-20N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,95 $10,25
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture MAX (Multiple Array MatriX), 3rd generation —
Process Technology CMOS EEPROM —
Usable Gates 6,000 to 12,000 6,000
Macrocells 320 320
Logic Array Blocks (LABs) 20 —
User I/O Pins 56 —
Pin-to-Pin Delay 10 ns —
Maximum Counter Frequency 144.9 MHz —
VCCINT (Core Supply) 5.0 V —
VCCIO (I/O Supply) 3.3 V or 5.0 V —
Input Logic Levels TTL-compatible (at 5.0 V VCCINT) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) —
Boîtier 84-pin PLCC (J-lead, 1.270 mm pitch) —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount (J-bend)
Température de fonctionnement -40C to +85C (industrial) 0 C to +70 C (Commercial)
Configuration Memory EEPROM, non-volatile —
Series — MAX 9000
Logic Family — CMOS (EEPROM-based)
User I/Os — 60
Nombre de broches — 84
Package Type — Plastic Leaded Chip Carrier (PLCC-84, J-bend)
Package Code — QCCJ
Propagation Delay (tPD) — 16 ns
Internal Frequency — 118 MHz
Supply Voltage (VCC) — 5 V
Programming — 5.0-V In-System Programmable via JTAG (IEEE 1149.1)
Terminal Form — J BEND
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Statut RoHS — [DATA_NEEDED: RoHS compliance status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis