EPM9320ALI84-10N vs EPM9320LC84-20N Comparação

Comparação detalhada lado a lado de EPM9320ALI84-10N por Altera e EPM9320LC84-20N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9320ALI84-10N EPM9320LC84-20N
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $21,95 $10,25
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture MAX (Multiple Array MatriX), 3rd generation —
Process Technology CMOS EEPROM —
Usable Gates 6,000 to 12,000 6,000
Macrocells 320 320
Logic Array Blocks (LABs) 20 —
User I/O Pins 56 —
Pin-to-Pin Delay 10 ns —
Maximum Counter Frequency 144.9 MHz —
VCCINT (Core Supply) 5.0 V —
VCCIO (I/O Supply) 3.3 V or 5.0 V —
Input Logic Levels TTL-compatible (at 5.0 V VCCINT) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) —
Encapsulamento 84-pin PLCC (J-lead, 1.270 mm pitch) —
Tipo de montagem Surface Mount (PLCC socket compatible) Surface Mount (J-bend)
Temperatura de operação -40C to +85C (industrial) 0 C to +70 C (Commercial)
Configuration Memory EEPROM, non-volatile —
Series — MAX 9000
Logic Family — CMOS (EEPROM-based)
User I/Os — 60
Número de pinos — 84
Package Type — Plastic Leaded Chip Carrier (PLCC-84, J-bend)
Package Code — QCCJ
Propagation Delay (tPD) — 16 ns
Internal Frequency — 118 MHz
Supply Voltage (VCC) — 5 V
Programming — 5.0-V In-System Programmable via JTAG (IEEE 1149.1)
Terminal Form — J BEND
Nível MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Status RoHS — [DATA_NEEDED: RoHS compliance status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação