EPM9320ARC208-10 vs EPM9320ARI208-10N Comparaison

Comparaison détaillée côte à côte de EPM9320ARC208-10 par Altera et EPM9320ARI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM9320ARC208-10 EPM9320ARI208-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,40 $16,20
Device Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 320
Usable Gates 6,000 6,000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency 144.9 MHz —
Tension d'alimentation 5.0 V 4.5 V to 5.5 V
Logic Blocks (LABs) 16 —
Programmability EEPROM, in-system programmable via JTAG In-system (ISP) via IEEE 1149.1 JTAG
JTAG Support IEEE Std. 1149.1 compliant —
Speed/Power Optimization Per-macrocell programmable, 50% power mode available —
Boîtier RQFP-208 (Power Quad Flat Pack) 208-pin RQFP (S-PQFP-G208)
Type de montage Surface Mount Surface Mount
Température de fonctionnement [DATA_NEEDED: operating temperature range] -40 C to +85 C (industrial)
Statut RoHS [DATA_NEEDED: RoHS compliance status] unknown
Family — MAX 9000
Logic Array Blocks (LABs) — 20
Maximum Operating Frequency — 144.9 MHz
Propagation Delay (tPD) — 10 ns (speed grade -10)
Process Technology — CMOS EEPROM
Global Dedicated Inputs — 16
Architecture — Multiple Array MatriX (MAX) third-generation

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis