EPM9320ARC208-10N vs EPM9320RC208-20N Comparaison
Comparaison détaillée côte à côte de EPM9320ARC208-10N par Altera et EPM9320RC208-20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ARC208-10N | EPM9320RC208-20N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,45 | $0,00 |
| Family | MAX 9000 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 320 | 320 |
| Logic Gates | 6,000 gates | — |
| Logic Array Blocks (LABs) | 16 | — |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Frequency | 144.9 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| User I/O Pins | 168 | 168 |
| Dedicated Input Pins | 12 | — |
| Boîtier | 208-pin RQFP (BFQFP with exposed pad) | 208-pin RQFP (PowerQuad II) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0C to +70C (Commercial) | [DATA_NEEDED: operating temperature range] |
| Programming Interface | IEEE Std. 1149.1 JTAG | — |
| Configuration Memory | Non-volatile EEPROM | EEPROM (non-volatile) |
| Statut RoHS | Compliant (lead-free 'N' suffix) | [DATA_NEEDED: RoHS status] |
| Device Family | — | MAX 9000 |
| Logic Type | — | Complex Programmable Logic Device (CPLD) |
| Usable Gates | — | 6,000 |
| Logic Array Blocks | — | 20 |
| Maximum Pin-to-Pin Delay (tPD) | — | 20 ns |
| Maximum Operating Frequency | — | 100 MHz |
| Tension d'alimentation | — | 5.0 V |
| In-System Programmability | — | Yes, via IEEE Std. 1149.1 JTAG |
| Lead Finish | — | [DATA_NEEDED: lead finish] |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |