EPM9320GC280-15 vs EPM9560GC280-20 Comparaison

Comparaison détaillée côte à côte de EPM9320GC280-15 par Altera et EPM9560GC280-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320GC280-15 EPM9560GC280-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $92,50 $360,00
Family MAX 9000 (EPM9320) MAX 9000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Architecture CMOS EEPROM-based, Multiple Array MatriX (MAX) —
Usable Gates 6,000 12,000
Macrocells 320 560
Logic Array Blocks (LABs) 20 (16 macrocells per LAB) —
Pin-to-Pin Propagation Delay 15 ns —
Maximum Internal Frequency 117.6 MHz —
Maximum User I/O Pins 164 —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage Levels 3.3 V or 5 V (configurable) —
Programmability 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG —
Boîtier 280-pin Ceramic Pin Grid Array (CPGA-280) 280-pin CPGA (Ceramic Pin Grid Array)
Type de montage Through-hole (PGA socket) Through-Hole (CPGA socket)
Température de fonctionnement 0 C to +70 C (commercial) [DATA_NEEDED: commercial/industrial/military grade]
Niveau MSL 3 (168 hours) —
Statut RoHS ROHS3 compliant (per fpgalink listing) [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant]
Technology Node CMOS EEPROM, third-generation MAX —
Maximum User I/O — 212
Pin-to-Pin Delay — 20 ns (speed grade -20)
Counter Frequency (max) — 100 MHz
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
I/O Voltage — 3.3 V or 5.0 V configurable
Process Technology — CMOS EEPROM
In-System Programming — Yes, via IEEE 1149.1 JTAG

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis