EPM9320LC84-10 vs EPM9320LC84-20N Comparaison
Comparaison détaillée côte à côte de EPM9320LC84-10 par Intel et EPM9320LC84-20N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320LC84-10 | EPM9320LC84-20N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $84,96 | $10,25 |
| Family | MAX 9000 EPLD | — |
| Device | EPM9320 | — |
| Macrocells | 320 | 320 |
| Usable Gates | 6000 (typical) | 6,000 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/O Pins | 168 (varies by package) | — |
| Pin-to-Pin Logic Delay (tPD) | 10 ns | — |
| Maximum Frequency (fCNT) | [DATA_NEEDED: fCNT in MHz] | — |
| Supply Voltage (VCC) | 5.0 V (typical, see datasheet) | 5 V |
| Process Technology | 0.7 µm CMOS EEPROM/UV-EPROM | — |
| Boîtier | 84-pin PLCC (JEDEC MO-047) | — |
| Type de montage | Surface Mount (PLCC socket also common) | Surface Mount (J-bend) |
| Température de fonctionnement | 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix] | 0 C to +70 C (Commercial) |
| Programming Interface | JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible | — |
| Configuration | Non-volatile EEPROM (instant-on, no boot PROM) | — |
| Statut RoHS | ROHS3 Compliant (per fpgalink listing) | [DATA_NEEDED: RoHS compliance status] |
| Niveau de sensibilité à l'humidité (MSL) | MSL-3, 168 hours (per fpgalink listing) | — |
| Manufacturer Lead Time | 1-7 days (per fpgalink listing) | — |
| Series | — | MAX 9000 |
| Logic Family | — | CMOS (EEPROM-based) |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| User I/Os | — | 60 |
| Nombre de broches | — | 84 |
| Package Type | — | Plastic Leaded Chip Carrier (PLCC-84, J-bend) |
| Package Code | — | QCCJ |
| Propagation Delay (tPD) | — | 16 ns |
| Internal Frequency | — | 118 MHz |
| Programming | — | 5.0-V In-System Programmable via JTAG (IEEE 1149.1) |
| Terminal Form | — | J BEND |
| Niveau MSL | — | [DATA_NEEDED: MSL moisture sensitivity level] |