EPM9320LC84-15 vs EPM9320ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM9320LC84-15 par Intel et EPM9320ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320LC84-15 EPM9320ALC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,95 $9,95
Family MAX 9000 MAX 9000 CPLD
Series EPM9320 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Usable Gates 6,000 6000
Logic Array Blocks (LABs) 20 16
Propagation Delay (tPD) 15 ns (max) 16 ns
Fréquence d'horloge maximale 117.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) 4.75 V to 5.25 V (5 V nominal)
Programmability 5.0 V in-system programmable (ISP) via JTAG —
JTAG Interface IEEE Std. 1149.1 boundary-scan compliant —
Boîtier 84-pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC (S-PQCC-J84, J-lead)
Type de montage Surface Mount Through-hole / socket
Température de fonctionnement -40C to +85C (commercial) [DATA_NEEDED: exact grade] -40C to +85C (industrial)
Technology CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) CMOS, EEPROM-based configuration
Built-in Pull-up Resistors Yes, on every I/O pin —
Architecture Feature Pin-locking across design iterations —
Statut RoHS [DATA_NEEDED: confirm from manufacturer] [DATA_NEEDED: rohs status]
User I/O — 56
Programming Interface — JTAG (IEEE 1149.1) / ISP
Niveau de sensibilité à l'humidité (MSL) — MSL-3 (168 hours per fpgalink.com)
Lead-Free / Halogen-Free — [DATA_NEEDED: lead free status]
RoHS3 Compliance — ROHS3 Compliant (per fpgalink.com listing)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis