EPM9320LI84-20 vs EPM9560ELI84-20 Comparaison
Comparaison détaillée côte à côte de EPM9320LI84-20 par Altera et EPM9560ELI84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560ELI84-20 - MAX 9000 6k-Gate EPLD, 84-Pin PLCC | Intel / Altera
EPM9560ELI84-20 ObsoleteComparaison des spécifications
| Paramètre | EPM9320LI84-20 | EPM9560ELI84-20 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $12,80 | $19,50 |
| Manufacturer | Altera (acquired by Intel) | — |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 320 | 560 |
| User I/Os | 60 | — |
| Boîtier | 84-PLCC (J-Lead, plastic LCC) | 84-pin PLCC |
| Propagation Delay (tPD) | 20 ns | — |
| Internal Frequency | 118 MHz | — |
| Tension d'alimentation | 5.0 V | — |
| Logic Family | CMOS, EEPROM-based | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | Multiple Array MatriX (MAX) - EEPROM-based |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | 5.0 V ISP via IEEE 1149.1 JTAG |
| Température de fonctionnement | -40 C to +85 C (industrial) | -40C to +85C (industrial) |
| Type de montage | Surface Mount (PLCC socket-compatible) | Through-Hole / Socket |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Process Technology | High-performance CMOS EEPROM | CMOS EEPROM |
| Usable Gates | — | 6,000 |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/O | — | 212 (package-dependent) |
| Flip-Flops | — | 212 |
| Pin-to-Pin Propagation Delay | — | 20 ns |
| Speed Grade | — | -20 |
| Supply Voltage (VCC) | — | 5.0 V |
| I/O Standards | — | 5.0 V, 3.3 V, 2.5 V (multiVolt I/O) |